|
|
电子科技大17春《EDA技术》在线作业1
一、单选题：
1.EAB中RAM的大小可灵活配置，Altera FLEX 10K 系列器件中的EAB作RAM用时，有哪几种配置模式 (满分:5)
A. 512x8，1024x4，2048x2，4096x1
B. 256x8，512x4，1024x2，2048x1
C. 256x4，512x2，1024x1
D. 256x16，512x8，1024x4，2048x2
2.值为“1110”的标准逻辑矢量，进行sll运算后值为( )( )( ) 。 (满分:5)
A. 1100
B. 1010
C. 1110
D. 0111
3.下列关于变量的说法正确的是 (满分:5)
A. 变量是一个局部量，它只能在进程和子程序中使用。
B. 变量的赋值不是立即发生的。
C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。
D. 变量赋值的一般表达式为：目标变量名<= 表达式。
4.如果A、B均为为stdlogicvector的数据类型，A的值为“100”，B的值为“011”，则B&A的值为( )( )( )。 (满分:5)
A. 100011
B. 011100
C. 110011
D. 010011
5.实体说明中包括端口说明，那么端口的模式可分为以下哪几种 (满分:5)
A. in，out
B. in，out，inout
C. in，out，buffer
D. in，out，inout，buffer
6.下面哪个说法是错误的 (满分:5)
A. 进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的
B. 进程语句是可以嵌套使用的
C. 块语句与块语句之间是并行执行的，块语句内部也是并行执行的
D. 块语句是可以嵌套使用的
7.Xilinx 公司开发的开发软件为 (满分:5)
A. ISE
B. ispDesignEXPERT 系列
C. QuartusⅡ
D. MaxplusⅡ
8.字符串型文字X“3B”的长度又为( )( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
9.变量是一种局部量，变量可在以下哪些位置进行定义 (满分:5)
A. process、architecture、entity
B. process、function、procedure
C. function、entity、package
D. entity、package、procedure
10.一个完整结构的结构体由哪两个基本层次组出 (满分:5)
A. 数据说明和进程
B. 结构体说明和结构体功能描述
C. 顺序描述语句和并行执行语句
D. 结构体例化和结构体赋值
11.顺序语句中的转向控制语句包括 (满分:5)
A. if 语句、 case 语句、return 语句、Exit 语句
B. if 语句、 case 语句、Loop 语句、 Next 语句、 Exit 语句
C. if 语句、 case 语句、Loop 语句、return 语句
D. case 语句、Loop 语句、 Next 语句、null 语句
12.在VHDL语言中，下列对时钟边沿检测描述中，错误的是 (满分:5)
A. if clk’event and clk = ‘1’ then
B. if fallingedge(clk) then
C. if clk’event and clk = ‘0’ then
D. if clk’stable and not clk = ‘1’ then
13.在结构体说明中的几种结构体功能描述语句为 语句。 (满分:5)
A. 顺序执行
B. 并行执行
C. 顺序/并行执行
D. 循环执行
14.在VHDL中，用语句( )表示clock的下降沿 (满分:5)
A. clock’EVENT
B. clock’EVENT ?AND ?clock=’1’
C. clock=’0’
D. clock’EVENT? AND ?clock=’0’
15.在元件例化语句中，用( )符号实现名称映射，将例化元件端口声明语句中的信号与PORT MAP( )中的信号名关联起来。 (满分:5)
A. =
B. :=
C. <=
D. =>
16.下面哪种语句不是并行语句 (满分:5)
A. wait语句
B. process语句
C. 块语句
D. 生成语句
17.VHDL程序基本结构包括 (满分:5)
A. 实体、子程序、配置
B. 实体、结构体、配置、函数
C. 结构体、状态机、程序包和库
D. 实体、结构体、程序包和库
18.MAX+PLUS的图形文件类型是（后缀名）是 (满分:5)
A. *.scf
B. *.vhd
C. *.gdf
D. *.sof
19.在VHDL中，结构体内部是由( )语句组成的。 (满分:5)
A. 顺序
B. 并行
C. 顺序和并行
D. 任何
20.FLEX10K 结构中的最小单元是 (满分:5)
A. EAB
B. LAB
C. LE
D. CLB
17春《EDA技术》在线作业2
一、单选题：
1.MAX+PLUS的文本文件类型是（后缀名）是 (满分:5)
A. *.scf
B. *.vhd
C. *.gdf
D. *.sof
2.国际上生产FPGA/CPLD的三家主流公司为 (满分:5)
A. Altera、Xilinx、Lattice公司
B. Altera、Marax、Lattice公司
C. IBM、Xilinx、Lattice公司
D. Altera、Xilinx、AD公司
3.在结构体说明中的几种结构体功能描述语句为 语句。 (满分:5)
A. 顺序执行
B. 并行执行
C. 顺序/并行执行
D. 循环执行
4.顺序语句中的转向控制语句包括 (满分:5)
A. if 语句、 case 语句、return 语句、Exit 语句
B. if 语句、 case 语句、Loop 语句、 Next 语句、 Exit 语句
C. if 语句、 case 语句、Loop 语句、return 语句
D. case 语句、Loop 语句、 Next 语句、null 语句
5.FLEX10K 结构中的最小单元是 (满分:5)
A. EAB
B. LAB
C. LE
D. CLB
6.值为“1110”的标准逻辑矢量，进行sll运算后值为( )( )( ) 。 (满分:5)
A. 1100
B. 1010
C. 1110
D. 0111
7.字符串型文字B“1110”的长度又为( )( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
8.实体说明中包括端口说明，那么端口的模式可分为以下哪几种 (满分:5)
A. in，out
B. in，out，inout
C. in，out，buffer
D. in，out，inout，buffer
9.字符串型文字X“3B”的长度又为( )( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
10.现代EDA设计思想是( )( )( )。 (满分:5)
A. 自下而上
B. 自外而里
C. 自上而下
D. 自里而外
11.在VHDL中，结构体内部是由( )语句组成的。 (满分:5)
A. 顺序
B. 并行
C. 顺序和并行
D. 任何
12.Altera FLEX 10K 系列器件中的EAB大小为( )( )( )位。 (满分:5)
A. 256
B. 512
C. 1024
D. 2048
13.在VHDL中，用语句( )表示clock的下降沿 (满分:5)
A. clock’EVENT
B. clock’EVENT ?AND ?clock=’1’
C. clock=’0’
D. clock’EVENT? AND ?clock=’0’
14.如果A、B均为为stdlogicvector的数据类型，A的值为“100”，B的值为“011”，则B&A的值为( )( )( )。 (满分:5)
A. 100011
B. 011100
C. 110011
D. 010011
15.下列关于元件例化语句的说法正确的是 (满分:5)
A. 位置关联方式与顺序有关，名称关联方式与顺序有关。
B. 位置关联方式与顺序有关，名称关联方式与顺序无关。
C. 位置关联方式与顺序无关，名称关联方式与顺序有关。
D. 位置关联方式与顺序无关，名称关联方式与顺序无关。
16.EAB中RAM的大小可灵活配置，Altera FLEX 10K 系列器件中的EAB作RAM用时，有哪几种配置模式 (满分:5)
A. 512x8，1024x4，2048x2，4096x1
B. 256x8，512x4，1024x2，2048x1
C. 256x4，512x2，1024x1
D. 256x16，512x8，1024x4，2048x2
17.下面哪种语句不是并行语句 (满分:5)
A. wait语句
B. process语句
C. 块语句
D. 生成语句
18.VHDL数据对象有 (满分:5)
A. 常量、变量
B. 变量、信号
C. 常量、变量、信号
D. 信号
19.一个完整的VHDL程序，至少应包括三个基本组成部分是 (满分:5)
A. 实体、子程序、配置
B. 实体、结构体、配置、函数
C. 结构体、状态机、程序包和库
D. 实体、结构体、程序包和库
20.字符串型文字O“1234”的长度为( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
17春《EDA技术》在线作业3
一、单选题：
1.如果A、B均为为stdlogicvector的数据类型，A的值为“100”，B的值为“011”，则B&A的值为( )( )( )。 (满分:5)
A. 100011
B. 011100
C. 110011
D. 010011
2.重载操作符的定义一般见于 IEEE 库的哪几个程序包 (满分:5)
A. stdlogicarith、stdlogicunsigned、stdlogicsigned
B. stdlogicarith、stdlogicunsigned、stdlogic1164
C. stdlogicunsigned、stdlogic1164、stdlogicarith
D. stdlogic1164、stdlogicarith、stdlogicunsigned、stdlogicsigned
3.下面哪个标识符是符合VHDL语法的合法标识符 (满分:5)
A. 4plus
B. v-4
C. thesignal
D. buffer
4.在VHDL中，用语句( )表示clock的下降沿 (满分:5)
A. clock’EVENT
B. clock’EVENT ?AND ?clock=’1’
C. clock=’0’
D. clock’EVENT? AND ?clock=’0’
5.关于数组A的定义如下：signal A：bitvector(7 downto 0);那么，A=“00110101”，A(7 downto 5)＝( )( )( )。 (满分:5)
A. ’010
B. ‘001
C. ‘011
D. ’100
6.请在下例的语句中选择所需的符号( )。signal a,b,c : stdlogic;c( )a＋b after 10ns; (满分:5)
A. :＝
B. <＝
C. ＝＝
D. ＝
7.下例程序执行后，X和Y的值分别为 。process(A,B,C)variable D : stdlogic;begin D := A; X <= B+D; D := C; Y <= B+D;end process; (满分:5)
A. B+C和B+A
B. B+A和B+C
C. B+C和B+C
D. B+A和B+A
8.现代EDA设计思想是( )( )( )。 (满分:5)
A. 自下而上
B. 自外而里
C. 自上而下
D. 自里而外
9.下面哪个标识符是符合VHDL语法的合法标识符 (满分:5)
A. constant
B. 2fft
C. decoder1
D. sign
10.变量是一种局部量，变量可在以下哪些位置进行定义 (满分:5)
A. process、architecture、entity
B. process、function、procedure
C. function、entity、package
D. entity、package、procedure
11.关于数组A的定义如下：signal A：bitvector(7 downto 0);那么，A=“00110101”，A(6 downto 5)＝( )( )( )。 (满分:5)
A. ’00
B. 10
C. ‘01
D. 11
12.国际上生产FPGA/CPLD的三家主流公司为 (满分:5)
A. Altera、Xilinx、Lattice公司
B. Altera、Marax、Lattice公司
C. IBM、Xilinx、Lattice公司
D. Altera、Xilinx、AD公司
13.一个完整结构的结构体由哪两个基本层次组出 (满分:5)
A. 数据说明和进程
B. 结构体说明和结构体功能描述
C. 顺序描述语句和并行执行语句
D. 结构体例化和结构体赋值
14.VHDL程序基本结构包括 (满分:5)
A. 实体、子程序、配置
B. 实体、结构体、配置、函数
C. 结构体、状态机、程序包和库
D. 实体、结构体、程序包和库
15.字符串型文字O“1234”的长度为( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
16.下列关于CASE语句的说法不正确的是 (满分:5)
A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B. CASE语句中必须要有WHEN OTHERS=>NULL；语句。
C. CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现。
D. CASE语句执行必须选中，且只能选中所列条件语句中的一条。
17.下列关于元件例化语句的说法正确的是 (满分:5)
A. 位置关联方式与顺序有关，名称关联方式与顺序有关。
B. 位置关联方式与顺序有关，名称关联方式与顺序无关。
C. 位置关联方式与顺序无关，名称关联方式与顺序有关。
D. 位置关联方式与顺序无关，名称关联方式与顺序无关。
18.Altera公司开发的开发软件为 (满分:5)
A. Foundation
B. ispDesignEXPERT
C. MaxplusⅡ
D. ISE
19.在VHDL语言中，下列对时钟边沿检测描述中，错误的是 (满分:5)
A. if clk’event and clk = ‘1’ then
B. if fallingedge(clk) then
C. if clk’event and clk = ‘0’ then
D. if clk’stable and not clk = ‘1’ then
20.字符串型文字B“1110”的长度又为( )( )( )。 (满分:5)
A. 12
B. 4
C. 8
D. 16
|
|
